1樓：喵嗚的小可愛哇
利用d觸發器構成計數器，數位電路實驗設計：d觸發器組成的4位非同步二進位制加法計數器。
一、選用晶片74ls74，管腳圖如下。說明：74ls74是上升沿觸發的雙d觸發器, d觸發器的特性方程為
二、設計方案：用觸發器組成計數器。觸發器具有0 和1兩種狀態，因此用一個觸發器就可以表示一位二進位制數。
如果把n個觸發器串起來，就可以表示n位二進位制數。對於十進位制計數器，它的10 個數碼要求有 10 個狀態，要用4位二進位制數來構成。
三、佈線：
1、將晶片（1）的引腳4、10連到一起，
2、將晶片（2）的引腳4、10連到一起，
3、將晶片（1）的引腳10和晶片（2）的引腳10連到一起，
4、將晶片（1）的引腳10連到+5v；
5、將晶片（1）的引腳1、13連到一起，
6、將晶片（2）的引腳1、13連到一起，
7、將晶片（1）的引腳13和晶片（2）的引腳13連到一起，
8、將晶片（1）的引腳13連到+5v；
9、將晶片（1）的引腳3接到時鐘訊號cp
10、將晶片（1）的引腳2、6接到一起，再將引腳2接到引腳11
11、將晶片（1）的引腳8、12接到一起，再將晶片（1）的引腳8接到晶片（2）的引腳3
12、將晶片（2）的引腳2、6接到一起，再將引腳6接到引腳11
13、將晶片（1）的引腳5、9分別接到q0、q1，再將晶片（2）的引腳5、9分別接到q2、q3
14、分別將兩晶片的14腳接電源+5v，分別將兩晶片的7腳接地0v。
四、驗證：
接通電源on，預設輸出 原始狀態0000
每輸入一個cp訊號（單擊cp）， 的狀態就會相應的變化，變化規律為0000（原始狀態）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
2樓：匿名使用者
應該是利用d觸發器構成計數器
數位電路實驗設計：d觸發器組成的4位非同步二進位制加法計數器
2009-12-14 19:09
一、選用晶片74ls74，管腳圖如下：
說明：74ls74是上升沿觸發的雙d觸發器, d觸發器的特性方程為
二、設計方案：
用觸發器組成計數器。觸發器具有0 和1兩種狀態，因此用一個觸發器就可以表示一位二進位制數。如果把n個觸發器串起來，就可以表示n位二進位制數。
對於十進位制計數器，它的10 個數碼要求有 10 個狀態，要用4位二進位制數來構成。下圖是由d觸發器組成的4位非同步二進位制加法計數器。
三、實驗臺：
四、佈線：
1、將晶片（1）的引腳4、10連到一起，
2、將晶片（2）的引腳4、10連到一起，
3、將晶片（1）的引腳10和晶片（2）的引腳10連到一起，
4、將晶片（1）的引腳10連到+5v；
5、將晶片（1）的引腳1、13連到一起，
6、將晶片（2）的引腳1、13連到一起，
7、將晶片（1）的引腳13和晶片（2）的引腳13連到一起，
8、將晶片（1）的引腳13連到+5v；
9、將晶片（1）的引腳3接到時鐘訊號cp
10、將晶片（1）的引腳2、6接到一起，再將引腳2接到引腳11
11、將晶片（1）的引腳8、12接到一起，再將晶片（1）的引腳8接到晶片（2）的引腳3
12、將晶片（2）的引腳2、6接到一起，再將引腳6接到引腳11
13、將晶片（1）的引腳5、9分別接到q0、q1，再將晶片（2）的引腳5、9分別接到q2、q3
14、分別將兩晶片的14腳接電源+5v，分別將兩晶片的7腳接地0v。
五、驗證：
接通電源on，預設輸出 原始狀態0000
每輸入一個cp訊號（單擊cp）， 的狀態就會相應的變化，變化規律為0000（原始狀態）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
測試D觸發器的邏輯功能（74LS74）
d觸發器的邏輯功能 qn 1 d。d觸發器是乙個具有記憶功能的，具有兩個穩定狀態的資訊儲存器件，是構成多種時序電路的最基本邏輯單元，也是數字邏輯電路中一種重要的單元電路。在數字系統和計算機中有著廣泛的應用。觸發器具有兩個穩定狀態，即 0 和 1 在一定的外界訊號作用下，可以從乙個穩定狀態翻轉到另乙個...
用74ls74整合雙D觸發器設計兩位二進位制非同步減計數器請給出電路原理圖謝謝
lz夏洛子爵 非同步計數器 亦稱波紋計數器，行波計數器 組成非同步計數器的觸發器不是共用同一個時鐘源,觸發器的翻轉不同時發生。分類 計數器按計數脈衝的輸入方式可分為 同步計數器和非同步計數器。實現方法 1 同步計數器 實現是將計數脈衝引至所有的觸發器的cp端，使應翻轉的觸發器能夠同時的翻轉 2 非同...
用74ls138設計全加器，用74ls138設計一個全加器
首先得弄清楚全加器的原理，你這裡說的應該是設計1位的全加器。全加器有3個輸入端 a,b,ci 有2個輸出端 s,co.與3 8譯碼器比較，3 8譯碼器有3個資料輸入端 a,b,c 3個使能端 8個輸出端，out 0 7 這裡可以把3 8譯碼器的3個資料輸入端當做全加器的3個輸入端，即3 8譯碼器的輸...