1樓：lz夏洛子爵
非同步計數器（亦稱波紋計數器，行波計數器）：
組成非同步計數器的觸發器不是共用同一個時鐘源,觸發器的翻轉不同時發生。
分類：計數器按計數脈衝的輸入方式可分為：同步計數器和非同步計數器。
實現方法：
1、同步計數器：實現是將計數脈衝引至所有的觸發器的cp端，使應翻轉的觸發器能夠同時的翻轉；
2、非同步計數器：實現是不將計數脈衝引至所有的觸發器的cp端，而是將其它的觸發器的輸出引至其他的觸發器的cp端，是不同時發生的。
特點：與同步計數器相比較，由於觸發器不是共用同一個時鐘源,觸發器的翻轉不能同時發生，所以工作速度慢。
2樓：喵嗚的小可愛哇
見下圖：
【補充】：
非同步計數器（亦稱波紋計數器，行波計數器）：
組成非同步計數器的觸發器不是共用同一個時鐘源,觸發器的翻轉不同時發生。
分類：計數器按計數脈衝的輸入方式可分為：同步計數器和非同步計數器。
3樓：跳出海的魚
原理圖如下：
【補充】：
非同步計數器（亦稱波紋計數器，行波計數器）：
組成非同步計數器的觸發器不是共用同一個時鐘源,觸發器的翻轉不同時發生。
分類：計數器按計數脈衝的輸入方式可分為：同步計數器和非同步計數器。
實現方法：
（1）同步計數器：實現是將計數脈衝引至所有的觸發器的cp端，使應翻轉的觸發器能夠同時的翻轉；
（2）非同步計數器：實現是不將計數脈衝引至所有的觸發器的cp端，而是將其它的觸發器的輸出引至其他的觸發器的cp端，是不同時發生的。
特點：與同步計數器相比較，由於觸發器不是共用同一個時鐘源,觸發器的翻轉不能同時發生，所以工作速度慢。
4樓：來自明中都城意氣風發的核桃
用74ls74整合雙d觸發器設計一個兩位二進位制非同步減計數器 請給出電路原理圖····謝謝···
multisim中雙d觸發器74ls74為什麼開啟之後是單觸發器，請教大神
5樓：一葉扁舟輕輕地
雙d觸發器74ls74分為a、b兩個單觸發器單元，您第一次開啟的可能是a單元，還有b單元也可以開啟。
測試D觸發器的邏輯功能（74LS74）
d觸發器的邏輯功能 qn 1 d。d觸發器是乙個具有記憶功能的，具有兩個穩定狀態的資訊儲存器件，是構成多種時序電路的最基本邏輯單元，也是數字邏輯電路中一種重要的單元電路。在數字系統和計算機中有著廣泛的應用。觸發器具有兩個穩定狀態，即 0 和 1 在一定的外界訊號作用下，可以從乙個穩定狀態翻轉到另乙個...
用cc4013活74ls74d觸發器構成4位二進位制非同步加法計
喵嗚的小可愛哇 利用d觸發器構成計數器，數位電路實驗設計 d觸發器組成的4位非同步二進位制加法計數器。一 選用晶片74ls74，管腳圖如下。說明 74ls74是上升沿觸發的雙d觸發器,d觸發器的特性方程為 二 設計方案 用觸發器組成計數器。觸發器具有0 和1兩種狀態，因此用一個觸發器就可以表示一位二...
用74ls138設計全加器，用74ls138設計一個全加器
首先得弄清楚全加器的原理，你這裡說的應該是設計1位的全加器。全加器有3個輸入端 a,b,ci 有2個輸出端 s,co.與3 8譯碼器比較，3 8譯碼器有3個資料輸入端 a,b,c 3個使能端 8個輸出端，out 0 7 這裡可以把3 8譯碼器的3個資料輸入端當做全加器的3個輸入端，即3 8譯碼器的輸...