1樓：愛做作業的學生
電平：是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。
當輸入電平高於vih時，則認為輸入高電平；當輸入電平低於vil時，則認為輸入低電平。
電平的單位分貝用db表示。常用的電平有功率電平和電壓電平兩類，它們各自又可分為絕對電平和相對電平兩種。
輸出高電壓（voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此voh。
輸出低電壓（vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此vol。
擴充套件資料
電平與電壓的關係
從電壓電平的定義就可以看出電平與電壓之間的關係，電平的測量實際上也是電壓的測量，只是刻度不同而已，任何電壓表都可以成為一個測量電壓電平的電平表，只要錶盤按電平刻度標誌即可，在此要注意的是電平刻度是以1 mw功率消耗於600 ω電阻為零分貝進行計算的，即0db=0.775v。
電平量程的擴大實質上也是電壓量程的擴大，只不過由於電平與電壓之間是對數關係，因而電壓量程擴大n倍時，由電平定義可知，即電平增加20lgn(db)。
由此可知，電平量程的擴大可以通過相應的交流電壓表量程的擴大來實現，其測量值應為表頭指標示數再加一個附加分貝值(或量程分貝值)。附加分貝值的大小由電壓量程的擴大倍數來決定。
2樓：匿名使用者
概念人們在初學“電”的時候，往往把抽象的電學概念用水的具體現象進行比喻。如水流比電流、水壓似電壓、水阻喻電阻。解釋“電平”不妨如法炮製。
我們說的“水平”，詞典中解釋與水平面平行、或在某方面達到一定高度，引申指事物在同等條件下的比較結論。如人們常說到張某工作很有水平、李某辦事水平很差。這樣的話都知其含義所在。
即指“張某”與“李某”相比而言。故借“水平”來比喻“電平”能使人便於理解。
使用“db”有兩個好處：其一讀寫、計算方便。如多級放大器的總放大倍數為各級放大倍數相乘，用分貝則可改用相加。
其二能如實地反映人對聲音的感覺。實踐證明，聲音的分貝數增加或減少一倍，人耳聽覺響度也提高或降低一倍。即人耳聽覺與聲音功率分貝數成正比。
例如蚊子叫聲與大炮響聲相差100萬倍，但人的感覺僅有60倍的差異，而100萬倍恰是60db。
[編輯本段]邏輯電平的一些概念
要了解邏輯電平的內容，首先要知道以下幾個概念的含義：
1：輸入高電平（vih）： 保證邏輯閘的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於vih時，則認為輸入電平為高電平。
2：輸入低電平（vil）：保證邏輯閘的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於vil時，則認為輸入電平為低電平。
3：輸出高電平（voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此voh。
4：輸出低電平（vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此vol。
5：閥值電平(vt)： 數位電路晶片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。
它是一個界於vil、vih之間的電壓值，對於cmos電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平》 vih，輸入低電平 vih > vt > vil > vol。
6：ioh：邏輯閘輸出為高電平時的負載電流（為拉電流）。
7：iol：邏輯閘輸出為低電平時的負載電流（為灌電流）。
8：iih：邏輯閘輸入為高電平時的電流（為灌電流）。
9：iil：邏輯閘輸入為低電平時的電流（為拉電流）。
閘電路輸出極在整合單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的ttl、cmos、ecl門分別稱為集電極開路（oc）、漏極開路（od）、發射極開路（oe），使用時應審查是否接上拉電阻（oc、od門）或下拉電阻（oe門），以及電阻阻值是否合適。對於集電極開路（oc）門，其上拉電阻阻值rl應滿足下面條件：
（1）： rl < （vcc－voh）/（n*ioh＋m*iih）
（2）：rl > （vcc－vol）/（iol＋m*iil）
其中n：線與的開路門數；m：被驅動的輸入端數。
：常用的邏輯電平
·邏輯電平：有ttl、cmos、lvttl、ecl、pecl、gtl；rs232、rs422、lvds等。
·其中ttl和cmos的邏輯電平按典型電壓可分為四類：5v系列（5v ttl和5v cmos）、3.3v系列，2.5v系列和1.8v系列。
·5v ttl和5v cmos邏輯電平是通用的邏輯電平。
·3.3v及以下的邏輯電平被稱為低電壓邏輯電平，常用的為lvttl電平。
·低電壓的邏輯電平還有2.5v和1.8v兩種。
·ecl/pecl和lvds是差分輸入輸出。
·rs-422/485和rs-232是串列埠的介面標準，rs-422/485是差分輸入輸出，rs-232是單端輸入輸出。
一點補充：rs-232c採用的是負邏輯，即邏輯“1”：－5v至－15v； 邏輯“0”：+5v至+15v。
而cmos電平為：邏輯“1”：4.99v； 邏輯“0”：0.01v；
ttl電平的邏輯“1”和“0”則分別為2.4v和0.4v。
3樓：匿名使用者
電平的說法主要是在數位電路中，一般ttl電路（也就是三極體組成的）的高電平是2.7～5（在這個範圍內都認為是1），低電平0～0.5（在這個範圍內都認為是0），cmos電路的為4.
5～5，低電平0～3.5（具體的本人記得不是很清楚），所以從ttl門向cmos傳送資料時，會將高電平判斷為低電平（本來送的是1，到接收端卻變為0了），這時需要加上拉電阻，來拉高電平，以保證不會出錯。
4樓：匿名使用者
”？“電平”就是指電路中兩點或幾點在相同阻抗下電量的相對比值。這裡的電量自然指“電功率”、“電壓”、“電流”並將倍數化為對數，用“分貝”表示，記作“db”。
分別記作：10lg(p2/p1)、20lg(u2/u1)、20lg(i2/i1)上式中p、u、i分別是電功率、電壓、電流。
電子電路中高電平和低電平是什麼意思?
5樓：匿名使用者
電子電路中高電來
平是電壓高的狀
自態,一般記為1
電子電路中低電平是電壓低的狀態,一般記為0高低電平的劃分對於ttl來說高電平是:2.4v-5.0v低電平是:0.0v-0.4v
對於cmos來說高電平是:4.99-5.0v低電平是:0.0-0.01v
對於高低電平之間的電壓屬於不定電壓
在這個電壓下會使器件工作不穩定
比如有時電腦開機後有不正常現象,但重新啟動後又沒問題了.
就是因為數位電路有時因為器件遇到了這個不定電壓而無法識別發生紊亂
電瓶車電路中高電平剎車線與低電平剎車線是什麼意思 有何區別？
6樓：
控制方式不同。一個是把訊號拉向正極一個是拉向負極
7樓：匿名使用者
用表量一下對負極有電壓的線為低剎線,另一為高剎線.
高電平剎車是：剎把接通時高電平通過剎把開關一路送到控制器剎車線介面，將剎車端電壓變成高電平；另一路通過剎車燈絲回到電源負。低電平剎車是將控制器剎車埠的高電平接通電源負，將高電位拉低達到剎車目的。
8樓：匿名使用者
配製不一樣了，要看控制器功率多大的 ？
簡單的邏輯閘電路 判斷各閘電路輸出是什麼狀態(高電平,低電平還是高阻態). 5
9樓：電氣工程小王子
第一幅圖為與非門，第一個輸入端接高電平，第二個輸入接電阻接地，即低電平，所以輸出為高電平；
第二幅圖為或非門，第一個輸入端為高電平，此時無論第二個輸入端是高電平還是低電平，輸出都為低電平；
第三幅圖兩個與門後經過一個或非門，由於第一個與門輸出結果為1，所以經過或非門後，輸出結果為0；
第四幅圖上面那個與非門輸出為低電平，無論下面那個與非門輸出為什麼，輸出端電位都會被拉低，所以為0
電路中的電勢高低怎麼判斷，如何看電路中的電勢高低 40
科普小星球 電路中的電勢高低根據電場線方向 電場力做功 電勢能等因素進行判斷。1 根據電場線的方向判斷 沿著電場線的方向，電勢越來越低，也可以說電場線總是由電勢較高的等勢面指向電勢較低的等勢面。2 根據電場力做功判斷 正電荷在電場力作用下發生位移，若電場力做正功，則說明正電荷由高電勢處向低電勢處運動...
在電路中怎樣判斷電位的高低，電路中的電勢高低怎麼判斷？
楊子電影 電路當中不會去用電場的理論。在電場中，某點電荷的電勢能跟它所帶的電荷量 與正負有關，計算時將電勢能和電荷的正負都帶入即可判斷該點電勢大小及正負 之比，叫做這點的電勢 也可稱電位 通常用 來表示。電勢是從能量角度上描述電場的物理量。電場強度則是從力的角度描述電場 電勢差能在閉合電路中產生電流...
時序電路裡電路自啟動是什麼意思，怎樣判斷數位電路能否自啟動
雨說情感 時序電路，是由最基本的邏輯閘電路加上反饋邏輯迴路 輸出到輸入 或器件組合而成的電路，與組合電路最本質的區別在於時序電路具有記憶功能。數字電子技術基礎中的自啟動 數位電路中的狀態機在上電時，無論它處於什麼初始狀態，都會自動經過有限次的跳變後，最終進入設定的狀態中。具有這種功能的電路，就叫做自...