1樓：高邊疆號
看到你的追問，想到最近自己在調的一個**，silicon 的時鐘方面晶片（我用的是時鐘去抖動的）。。這些晶片一般可程式設計的，更改一下初始化配置。。就可以適應不同頻率的時鐘，起到倍頻，去抖動等功能，好像最高工作範圍可以達到2ghz，波形可選。。
如果你的板子的晶振時脈頻率不夠高，可以通過便宜的fpga的pll被個頻送到那種時鐘晶片上，處理完後再拉回來。這樣一般就能滿足各種時鐘應用了，具體要什麼指標，你可以去和相關的器件供貨商瞭解就是了
2樓：
好像這個沒有必要用到上述任何一種器件吧.... （初步猜測你是想做鐳射測距儀）
你描述的只是一個普通的時鐘訊號，t=2ns f=500mhz。用晶振+pll就可以了，或者專門做的高頻晶振。
不過一般不會做到你想象中的“方波”訊號，而是一個類正弦波。
3樓：feeling學院婷
cpld速度最快。
fpga的整合度比cpld高,具有更復雜的佈線結構和邏輯實現。
dsp主要用來計算，計算功能很強悍，一般嵌入式晶片用來控制，而dsp用來計算，譬如一般手機有一個arm晶片，主要用來跑介面，應用程式，dsp可能有兩個，adsp,mdsp，或一個，主要是加密解密，調製解調等。
cpld是屬於粗粒結構的可程式設計邏輯器件。它具有豐富的邏輯資源(即邏輯閘與暫存器的比例高)和高度靈活的路由資源。cpld的路由是連線在一起的,而fpga的路由是分割開的。
fpga可能更靈活,但包括很多跳線,因此速度較cpld慢。
cpld以群陣列（array of clusters）的形式排列,由水平和垂直路由通道連線起來。這些路由通道把訊號送到器件的引腳上或者傳進來,並且把cpld內部的邏輯群連線起來。
4樓：匿名使用者
cpld fpga 語言一樣， dsp 用c
和有何區別， 和 有何區別
小貝貝老師 和 的區別為 指代不同 用法不同 側重點不同。一 指代不同 1 但是。例如 私 離 何年 彼女 優 顏 私 目 前 浮 奶奶離開我們已經好多年了，但是她那慈祥的面容還常常浮現在我的眼前。2 可是。例如 今 生活 豊 母 生活 現在的生活雖然富裕了，可是媽媽過日子仍然很節儉。二 用法不同 ...
碩士學習方向，fpga和機器學習哪個好
fpga的基礎就是數位電路和vhdl語言，想學好fpga的人，建議床頭都有一本數位電路的書，不管是哪個版本的，這個是基礎，多瞭解也有助於形成硬體設計的思想。在語言方面，建議初學者學習verilog語言，vhdl語言語法規範嚴格，除錯起來很慢，verilog語言容易上手，而且，一般大型企業都是用ver...
幹竹筍有何營養和藥用價值，幹竹筍有何營養和藥用價值？ 40
筍乾不僅輔佐名菜，且有相當的營養和藥用價值。竹筍含有豐富蛋白質 氨基酸 脂肪 糖類 鈣 磷 鐵 胡蘿蔔素 維生素b1 b2 每100g鮮竹筍含幹物質9.79g 蛋白質3.28g 纖維素0.9g 脂肪0.13g 鈣21mg 磷55mg 鐵0.1mg，多種維生素胡蘿蔔素含量比大白菜含量高一倍多 而竹筍的...